Bibliothèques écrites en Verilog
darkriscv
Noyau de processeur opensouce RISC-V implémenté dans Verilog à partir de zéro en une nuit!.
- 1.7k
- BSD 3-clause "New" or "Revised"
corundum
Carte réseau et plate-forme open source basées sur FPGA pour le calcul en réseau.
- 1.2k
- GNU General Public License v3.0
OpenROAD
Application unifiée d'OpenROAD mettant en œuvre un flux RTL vers GDS. Documentation sur https://openroad.readthedocs.io/en/latest/.
- 910
- BSD 3-clause "New" or "Revised"
open-fpga-verilog-tutorial
Apprenez à concevoir des systèmes numériques et à les synthétiser dans un FPGA en utilisant uniquement des outils open source.
- 679
- GNU General Public License v3.0 only
apio
:seedling: Écosystème open source pour les cartes FPGA ouvertes.
- 650
- GNU General Public License v3.0 only
USB_C_Industrial_Camera_FPGA_USB3
Fichiers source et de documentation pour le projet de caméra industrielle USB C, ce référentiel contient des cartes PCB, FPGA, caméra et USB ainsi que la source du micrologiciel FPGA et du micrologiciel du contrôleur USB.
- 553
riscv_vhdl
Implémentation portable RISC-V System-on-Chip: RTL, débogueur et simulateurs.
- 519
- Apache License 2.0
OpenTimer
Un outil d'analyse de synchronisation haute performance pour les systèmes VLSI.
- 437
- GNU General Public License v3.0
CFU-Playground
Vous voulez un processeur ML plus rapide? Fais le toi-même! -- Un cadre pour jouer avec des opcodes personnalisés pour accélérer TensorFlow Lite pour microcontrôleurs (TFLM)...... Tutoriel en ligne: https://google.github.io/CFU-Playground/ Pour les documents de référence, voir le lien ci-dessous.
- 393
- Apache License 2.0
basejump_stl
BaseJump STL: une bibliothèque de modèles standard pour SystemVerilog.
- 369
- GNU General Public License v3.0