Bibliothèques écrites en SystemVerilog

cheshire

Un SoC RISC-V 64 bits compatible Linux minimal construit autour de CVA6 (par pulp-platform).
  • 44
  • GNU General Public License v3.0

C128_MiSTer

  • 35

wd65c02

Effectuez un cycle précis d'implémentation FPGA de diverses variantes de CPU 6502.
  • 23
  • GNU General Public License v3.0 only

verilog-ext

Extensions Verilog pour Emacs.
  • 23
  • GNU General Public License v3.0 only

DDR4_controller

  • 22
  • Apache License 2.0

mil1553-spi

Pont MIL-STD-1553 <->SPI.
  • 21
  • MIT

cortex-m0-soft-microcontroller

Implémentation d'un microcontrôleur logiciel d'un ARM Cortex-M0.
  • 18
  • MIT

Tiny_But_Mighty_I2C_Master_Verilog

Module maître Verilog I2C.
  • 16
  • GNU General Public License v3.0 only

FPGA-Video-Processing

Traitement vidéo en temps réel avec filtres gaussiens + Sobel ciblant le FPGA Artix-7.
  • 15

dnn-engine

Moteur DNN universel AXI-Stream avec nouveau flux de données permettant 70,7 Gops/mm2 sur GP TSMC 65 nm pour VGG16 8 bits.
  • 15

SVA-AXI4-FVIP

Propriétés YosysHQ SVA AXI.
  • 14
  • ISC

libsv

Une bibliothèque IP de matériel numérique SystemVerilog open source et paramétrée.
  • 13
  • MIT

ndk-app-minimal

Application minimale basée sur le kit de développement réseau (NDK) pour les cartes FPGA.
  • 13
  • BSD 3-clause "New" or "Revised"

clic

Contrôleur d'interruption rapide RISC-V (par pulp-platform).
  • 11
  • Apache License 2.0

rggen-sv-rtl

Modules SystemVerilog RTL communs pour RgGen.
  • 9
  • MIT

mips_cpu

MIPS 32 bits à cycle unique.
  • 9

hardcloud

FPGA en tant que périphérique de déchargement OpenMP..
  • 9
  • Apache License 2.0

risc-v-single-cycle

Un processeur Risc-V 32 bits à cycle unique.
  • 8

rp32

Processeur RISC-V avec CPI=1 (chaque instruction exécutée en un seul cycle d'horloge).
  • 6
  • Apache License 2.0

simple10GbaseR

FPGA à faible latence 10GBASE-R PCS.
  • 4
  • MIT

Arithmetic-Circuits

Ce référentiel contient différents modules qui exécutent des opérations arithmétiques. (par GabbedT).
  • 2
  • MIT

v_fplib

Bibliothèque Verilog FPU.
  • 1
  • GNU General Public License v3.0

picoMIPS

Processeur picoMIPS effectuant une transformation affine.
  • 1
  • MIT

RV32-Apogeo

Un RISC-V 32 bits, 7 étages, hors service, processeur spéculatif à un seul problème. Le noyau implémente les extensions B, C et M. Les caches I et D sont disponibles.
  • 1
  • MIT

risc-v_pipelined_cpu

Processeur RISC-V avec un pipeline à 5 étapes, écrit en SystemVerilog.
  • 0

FPGAprojects

Codes Verilog pour les projets FPGA que j'ai réalisés en 2019, y compris le processeur MIPS en pipeline à 5 étages.
  • 0

TCB

Bus étroitement couplé, faible complexité, bus système hautes performances.
  • 0
  • Apache License 2.0

basys3_fpga_sandbox

Apprendre les bases de Systemverilog, testbench et plus encore..
  • 0

osdr-q10

Fichiers de conception d'ancre Orion, micrologiciel et code FPGA.
  • 0