Bibliothèques écrites en VHDL

pyxhdl

Interface Python pour VHDL et Verilog.
  • 7
  • GNU General Public License v3.0

SoC

Cours Github Repo for Embedded FPGA par Vincent Claes.
  • 7

rggen-sample

  • 7
  • MIT

REX_Classic

REX pour TRS-80 Modèle 100, 102, 200.
  • 7

fiate

Équipement de test automatique d'injection de défaut.
  • 6
  • Apache License 2.0

upduino-projects

Divers projets VHDL sur lesquels j'ai travaillé pour Upduino v2.0 et v3.0.
  • 6
  • GNU General Public License v3.0 only

BYU_PYNQ_PR_Video_Pipeline_Hardware

Matériel de pipeline vidéo BYU Pynq PR.
  • 6

cyc1000-rsu

Le projet de mise à niveau du système distant CYC1000 FPGA.
  • 6
  • MIT

WARP_Core

Noyau de processeur Wilson AXI RISCV.
  • 6

hVHDL_fpga_interconnect

bus d'interconnexion écrit en VHDL pour accéder aux données dans les modules FPGA.
  • 5
  • MIT

video_processing

Traitement vidéo temps réel sur FPGA.
  • 4

hVHDL_gigabit_ethernet

Bibliothèque VHDL pour Ethernet gigabit minimal synthétisable avec interface RGMII, analyseurs d'en-tête Ethernet minimal, ip et udp.
  • 4
  • MIT

minitel2.0

Construction d'une unité de calcul moderne à partir d'un ancien minitel pour des applications domotiques.
  • 4
  • GNU General Public License v3.0 only

rggen-vhdl-rtl

  • 4
  • MIT

vc_axi

  • 3

TectOH

Bac à sable matériel ouvert Tectonics.
  • 2
  • GNU Lesser General Public License v3.0 only

Xilinx-DPUV3.0-Vivado-Proj

Intégration de l'unité de traitement d'apprentissage en profondeur (DPU IP) avec l'unité de traitement d'application (APU) à l'aide de (Zynq-7000 PS) dans Xilinx Vivado Design Suite.
  • 2

es4

Code pour Tufts ES4 Introduction à l'électronique numérique.
  • 2
  • MIT

Arcade-MCR3_MiSTer

Arcade: jeux basés sur Midway MCR3.
  • 2

Smallpond

Toute nouvelle architecture RISC créée dans CSE 490.
  • 2
  • MIT

BBC_DemiSTify

Micro BBC DemiSTify'ed.
  • 0

sin_lut

Table de recherche de sinus simple et paramétrée.
  • 0

VHDL_real_time_simulation

Projet simple pour un article de blog avec des modèles synthétisables de convertisseurs buck.
  • 0
  • MIT

TDP-11

  • 0

hlsVHDL_floating_point

  • 0
  • MIT

MultiCPU_Microprocessor

Il s'agissait du projet final pour CS-401 Computer Architecture. Le microprocesseur a été construit en utilisant VHDL dans Xilinx Vivado. Mon groupe a décidé de construire quelque chose qui s'apparente à un GPU capable d'effectuer simultanément de nombreux calculs simples.
  • 0

EdgeDetectionAccelerator

Accélérateur de détection de bord d'image basé sur FPGA.
  • 0
  • MIT

MaquinaDeVendas

Projet présenté pour l'obtention de la nota partielle dans la discipline de Circuítos Digitais, da Universidade Tecnológica Federal do Paraná, campus Apucarana..
  • 0